| Tesis Doctorales de la Universidad de Alcalá |
| CONTRIBUCIONES AL DESARROLLO DE UNIDADES DE ESTADÍSTICAS Y TRAZADO EN UNA ARQUITECTURA RISC-V ORIENTADAS A SU USO EN MISIONES ESPACIALES | | Autor/a | Jiménez Arribas, Miguel | | Departamento | Automática | | Director/a | Martínez Hellín, Agustín | | Codirector/a | Prieto Mateo, Manuel | | Fecha de depósito | 27-01-2026 | | Periodo de exposición pública | 28 de enero a 11 de febrero de 2026 | | Fecha de defensa | Sin especificar | | Programa | Investigación espacial y astrobiología (RD 99/2011) | | Mención internacional | No | | Resumen | Los sistemas computacionales en el ámbito de las aplicaciones aeroespaciales deben funcionar de forma fiable y eficiente bajo las estrictas restricciones impuestas por el entorno espacial. En este campo, la adopción de procesadores RISC-V y de implementaciones en plataformas basadas en FPGA está cobrando cada vez más popularidad, impulsada por la necesidad de una infraestructura abierta, modular, adaptable y fácil de mantener a largo plazo. Dentro de este marco, la presente tesis aborda dos retos relacionados con el diseño de procesadores: la atribución precisa de eventos microarquitectónicos a la ejecución de software y la implementación eficiente de estructuras de control arquitectónicas en FPGA.
La primera aportación incide en la limitada precisión ofrecida por las unidades de monitorización del rendimiento (PMUs) convencionales, denominadas Hardware Performance Monitors (HPMs) en la especificación RISC-V. Estas unidades suelen acumular eventos microarquitectónicos sin una asociación precisa con las instrucciones que los causaron, lo que limita su utilidad para el análisis de rendimiento, el diagnóstico de fallos y la verificación, cuestiones de especial relevancia en espacio y sistemas de seguridad crítica. Para superar este problema, se propone una nueva arquitectura de HPM, implementada en un procesador RISC-V orientado a aplicaciones espaciales. El concepto clave es la sincronización del recuento de eventos con la retirada de instrucciones, lo que permite una vinculación causal precisa entre las instrucciones retiradas y los eventos microarquitectónicos observados. Dicho procesador actúa como demostrador hardware sobre FPGA, posibilitando su validación experimental. Además, la HPM se utiliza para caracterizar el modelo de ejecución del procesador, demostrando una mejora sustancial en la observabilidad con una sobrecarga de recursos reducida y su aptitud para sistemas con fuertes restricciones y de alta fiabilidad.
La segunda contribución se centra en la implementación de los registros de control y estado (CSRs) de RISC-V sobre FPGA. Si bien arquitectónicamente sencillos, los CSRs requieren acceso paralelo, actualización atómica, gestión de efectos secundarios y visibilidad a través de múltiples subsistemas del procesador. Las implementaciones FPGA convencionales emplean flip-flops para el almacenamiento y LUTs para la decodificación y multiplexación, lo que dificulta la escalabilidad de diseños de gran tamaño en términos de temporización, área y consumo energético. Esta tesis introduce una microarquitectura CSR heterogénea y consciente del hardware que aprovecha las características estructurales del tejido FPGA acorde al patrón de acceso a los CSRs, combinando BRAMs, DSPs y el uso selectivo de LUTs, FFs y lógica de acarreo para mejorar el enrutamiento. La microarquitectura propuesta logra incrementos de rendimiento de entre un 50% y más del 300%, dependiendo de la configuración, alcanzando en su mejor caso 250 MHz en una FPGA Artix-7, al tiempo que reduce el área y el consumo de energía.
Más allá de su aplicabilidad inmediata a procesadores RISC-V orientados al espacio, las aportaciones presentadas no se restringen a este ámbito. La arquitectura HPM propuesta y el diseño microarquitectónico de los CSRs pueden aplicarse a otros procesadores basados en FPGA y, en términos más generales, los principios que sustentan ambos desarrollos pueden servir de base para sistemas digitales que requieran observabilidad precisa de la ejecución o acceso paralelo atómico a volúmenes significativos de datos. En conjunto, estas contribuciones ponen de relieve el papel de la observabilidad arquitectónica y la consciencia del hardware como facilitadores esenciales para la comprensión y fiabilidad de sistemas informáticos de seguridad crítica. |
|
